FMC-QE (Fundamental Modeling Concepts for Quantitative Evaluation) ist eine in der Forschungsgruppe entwickelte Methodik zur Beschreibung und Vorhersage quantitativer Systemgrößen. FMC-QE basiert auf FMC, den Fundamental Modeling Concepts, und erweitert dessen drei-dimensionalen Beschreibungsraum um spezielle Modellierungsregeln und Erweiterungen zur Beschreibung quantitativer Systemsichten. Außerdem stellt das zusätzlich entwickelte FMC-QE Kalkül einen Formelapparat zur effizienten Vorhersage von Leistungswerten, wie Durchsatz und Antwortzeiten, in großen Systemen dar.

In FMC-QE steht die hierarchische Modellierung von Bedienanforderungen (Service Requests) im Mittelpunkt. Um eine hierarchische Bedienanforderungstransformation und damit eine hierarchische Dekomposition und Modellierung zu ermöglichen, werden die Bedienanforderungen stets als Tupel von {Wert} und [Einheit] modelliert (SRq_i={SRq_i}[SRq_i]).

Die Systeme werden in FMC-QE in drei verschiedenen Sichten aus der Perspektive der hierarchischen Bedienanforderungen modelliert. Diese drei Sichten sind:

• die Struktur der Bedienanforderungen in Entity/Relationship-Diagrammen,
• die Bedienerstruktur in Aufbaustrukturdiagrammen und
• die dynamischen Abläufe und Kontrollstrukturen in Petrinetzen.

Nachdem das quantitative Systemmodell aufgestellt und parametrisiert wurde, wird ein auf dem FMC-QE Kalkül basierendes, hierarchisches Gleichungssystem (FMC-QE-Tableau) zur Vorhersage von Leistungsgrößen aufgestellt, welches im Wesentlichen auf den Fundamentalgesetzen der Quantitativen Analyse, den Gesetz von Little und dem Verkehrsflussgesetz (Forced Traffic Flow Law), basiert. Mit Hilfe des Tableaus können System- und Lastparameter variiert werden, um eine breite Auswahl an möglichen Vorhersagen auf eine schnelle und einfache Weise zu ermöglichen.

weitere Informationen

Das Forschungsvorhaben "IT-Dienste-Atlas zur Umsetzung der EU-Dienstleistungsrichtlinie (EU-DLR)" führt eine Bestandsaufnahme (Ist-Analyse) der vorhandenen IT-Infrastruktur bei den von der EU-Dienstleistungsrichtlinie (EU-DLR) betroffenen öffentlichen und privaten Akteuren auf verschiedenen Verwaltungsebenen (Land, Regierungspräsidium Kreis, Kommune) durch. Das Projekt soll der Unterstützung der Kommunen und Länder bei der IT-Umsetzung der EU-Dienstleistungsrichtlinie dienen. Im Rahmen des priorisierten DeutschlandOnline Vorhabens "IT-Umsetzung der EU-DLR" ist es der AG3 It-Rahmenarchitektur zuzuordnen. Es nimmt jedoch eine Querschnittsfunktion durch die drei Arbeitsgruppen 1. Recht, Organisation und Prozesse, 2. IT-Rahmenarchitektur, und 3. Portale ein, da bei der Bestandsaufnahme wichtige Erkenntnisse jeweiliger Bereiche zum Vorschein kommen.

Das Projekt beinhaltet zwei übergeordnete Teilaufgaben; die Ist-Analyse der IT-Infrastruktur anhand ausgesuchter Gewerbeanmeldungsabläufe und den Entwurf von Migrationspfaden zu Soll-Strukturen, die im Forschungsvorhaben der Humboldt Universität Berlin (HU B) entworfen werden.

Es wurden sechs verschiedene exemplarische Gewerbeanmeldungsabläufe ausgewählt, um die Vielfalt der Bedingungen einer Gewerbeanmeldung abzubilden.

1. Niedergelassener Friseur
2. Vorübergehend tätiger Fliesenleger
3. Im Zielland niedergelassener Makler
4. Architekt mit Niederlassung
5. Einzelhändler
6. Gaststättenerlaubnis (inkl. Bauaufsicht, Sondernutzungsrecht)

Das Forschungsprojekt nähert sich der zu entwickelnden "Blaupause" explizit von der Praxisseite. Die Ist-Analyse wird in enger Kooperation mit den zuständigen Behörden und Institutionen, die in den Prozess einer Gewerbeanmeldung involviert sind, durchgeführt.

Eine vollständige "Inventarisierung" der IT-Systeme der deutschen Verwaltung wird dabei nicht geleistet werden. Vielmehr geht es darum, anhand exemplarisch ausgewählter Gebietskörperschaften einen prototypischen "IT-Dienste-Atlas" (www.it-dienste-atlas.de), unter Berücksichtigung verschiedener Verwaltungsstrukturen (Flächenländer, Stadtstaaten, Regierungspräsidien, Kreise, Kommunen) vorzulegen, der anhand von oben genannten Fallbeispielen verschiedene Dimensionen betrachtet.

weitere Informationen

Wegen ihrer hohen Geschwindigkeit, der geringen Verlustleistung und der günstigeren EMV-Eigenschaften genießen asynchrone Schaltungen derzeit besondere Aufmerksamkeit. So haben Spezialisten bei Philips und Epson erste asynchrone Prozessoren zur Marktreife gebracht. Zur breiten industriellen Anwendung asynchroner Technik, insbesondere im Bereich der Steuerwerkssynthese, fehlen aber derzeit noch die ausgereiften Entwurfswerkzeuge.

Zur Spezifikation von Steuerungen haben sich Signalflankengraphen ("signal transition graphs", STGs) bewährt. Aus diesen werden zwecks Logik-Synthese Automaten abgeleitet, deren Zustandszahl aber oft prohibitiv groß ist. Diese Zustandsexplosion kann durch Dekomposition des STGs in kleinere Teilnetze bewältigt werden. Die bisher bekannten Dekompositionsverfahren sind aber nur für sehr eingeschränkte Netzklassen anwendbar und zumeist gar nicht formal abgesichert.

Ziel des Projektes ist es, diese Verfahren zu verallgemeinern und dabei besonderen Wert auf eine saubere formale Absicherung zu legen. Weiter sollen Qualitätskriterien zum Vergleich verschiedener Dekompositionen entwickelt werden, wobei die Wiederverwendung von Bausteinen ein Gesichtspunkt ist. Die Ergebnisse sollen in ein CAD-Werkzeug integriert werden.