Entwurf und Implementierung digitaler Schaltungen mit VHDL (Sommersemester 2018)
Lecturer:
Dr.-Ing. Ralf Wollowski
General Information
- Weekly Hours: 4
- Credits: 6
- Graded:
yes
- Enrolment Deadline: 20.04.2018
- Teaching Form: Lecture
- Enrolment Type: Compulsory Elective Module
Programs, Module Groups & Modules
- OSIS: Operating Systems & Information Systems Technology
- OSIS: Operating Systems & Information Systems Technology
- SAMT: Software Architecture & Modeling Technology
- SAMT: Software Architecture & Modeling Technology
Description
Vermittelt werden grundlegende Kenntnisse über Entwurf und Implementierung digitaler Schaltungen und Systeme mit Hilfe der Hardware-Beschreibungssprache VHDL (very high speed integrated circuits hardware description language). Ausbildungsbeitrag: Ergänzung, Vertiefung und praktische Anwendung der Vorlesungsinhalte "Grundlagen digitaler Systeme" (Technische Grundlagen der Informatik).
Zentrale Vorlesungspunkte:
- Entwurfsmethodik
- Rechnergestützter Schaltungsentwurf mit etablierten Entwurfswerkzeugen (CAD/CAE-Tools)
Das kann man im Labor konkret anwenden:
- Entwurf eigener Schaltungen (wie Rechnerkomponenten) mit Hilfe eines (industriell eingesetzten) CAD-Tools
- Implementierung und Funktionstest der Schaltungen auf Evaluationsboards mit konfigurierbaren Logik-Bausteinen (FPGA)
Darüber hinaus wird in dieser Veranstaltung
- mit der Besprechung von CAD-Tools Einblick in komplexe Software-Systeme (zur Unterstützung des Hardware-Entwurfs) gegeben,
- den bekannten Software- eine Hardware-Beschreibungssprache gegenübergestellt, und
- eine Vorstellung von der Entwicklung anwendungsspezifischer Hardware vermittelt, wie sie z.B. in Eingebetteten Systemen zum Einsatz kommt (Thema "Hardware/Software Codesign")
Requirements
Voraussetzungen sind Kenntnisse über Technische Grundlagen der Informatik, wie sie z.B. in der Vorlesung "Grundlagen digitaler Systeme" (von Dr. Wollowski) vermittelt werden.
Literature
-
Peter J. Ashenden: The Designer´s Guide to VHDL. Morgan Kaufman Publishers, 2002 (2008)
-
Klaus ten Hagen: Abstrakte Modellierung digitaler Schaltungen. Springer, 1995
-
J. Reichert, B. Schwarz: VHDL-Synthese. Oldenbourg, 2007
-
Xilinx Inc.: Programmable Logic Design Quick Start Handbook.
-
K. Steinbuch und W. Rupprecht: Nachrichtentechnik. Band III: Nachrichtenverarbeitung von S. Wendt. Springer, Berlin, 1982
-
M. Mano, Ch. Kime, T. Martin: Logic and Computer Design Fundamentals. Pearson, Fifth Edition, 2016
-
C. Maxfield: The Design Warrior´s Guide to FPGAs. Elsevier, 2004, ISBN: 0-7506-7604-3
Learning
Vorlesung mit begleitendem Labor- und Übungsbetrieb
Examination
Zur Leistungserfassung werden praktische Übungsaufgaben und eine Prüfung am Ende des Semesters herangezogen, wobei die letzte praktische Übungsaufgabe ein kleines Projekt ist. Die erfolgreiche Bearbeitung aller praktischen Übungsaufgaben berechtigt zur Teilnahme an der (die Note bestimmenden) Prüfung. Diese Prüfung findet voraussichtlich zu Beginn der vorlesungsfreien Zeit statt.
Wird die Prüfung zum zweiten Mal mit dem Ergebnis „nicht bestanden“ abgeschlossen, dann wird eine Nachprüfung angeboten, in der maximal das Ergebnis 4,0 erreichbar ist.
Aufgrund der verfügbaren Laborplätze ist die Anzahl der Teilnehmer begrenzt; sollte sich diese Situation einstellen, so trifft der Dozent eine Auswahl.
Zurück